炒股就看金麒麟分析师研报，权威，专业，及时，全面，助您挖掘潜力主题机会！

（来源：纪要研报地）

Q;目前台积电在CPO方面的进展如何？从CPO的制程来看，台积电现在负责哪些部分？日月光有机会参与哪些环节？

A;台积电主要负责PIC和EIC等部分。Wafer制造主要由台积电负责。台积电在CPO领域有自己的CoWoS平台，这个平台分为第一代、第二代、第三代等。目前大家主要关注的是第二代，可以理解为更复杂的CoWoS，依然是Chip on Wafer on Substrate的概念，但把PIC部分也封装进来。台积电在CPO领域已经有近十年的研究经验，是该领域的先行者。除了Wafer制造，台积电还负责CoWoS相关部分。但目前台积电面临的主要问题是良率，据我了解，现在大约只有70%到75%，还远未达到量产水平。主要原因在于设备供应链和自身制程的成熟度还不够，尤其是在将光学元件（PIC和EIC）整合，以及PIC Wafer的测试等环节，设备成熟度还未完全到位。因此，台积电目前的良率还未达到量产标准，是否能在今年（2026年）第三、四季度达到量产水平，还是未知数。如果台积电无法提升良率并实现量产，日月光也很难获得外溢订单，因为台积电自身都还未完全攻克难题。

Q;现在台积电在PIC部分的产能情况如何？

A;目前台积电PIC部分的月产能大约在3000到5000片左右，预计明年（2027年）第一季度可以提升到每月1万片。英伟达在今年2月下了2万片PIC的订单。

Q;这个订单是每月需求2万片，还是一次性的2万片Wafer？

A;这是英伟达CPO新产品的首次流片（First release），一般指设计公司将设计交付制造，周期大约90天。Wafer出来后会进入后续的先进封装环节。

Q;现在订单已经在执行了吗？

A;现在已经在进行Wafer生产。

Q;一片PIC Wafer大约可以切多少颗芯片？这个数量是否考虑了良率？

A;目前一片Wafer大约可以切出20到30颗芯片，这个数字还未考虑良率，仅为理论Die per Wafer（DPW）。

Q;台积电目前70%~75%的良率还未达到量产标准，那么量产需要达到多少良率？

A;量产的基本标准是至少90%的良率。虽然有些产品在良率未达90%时也会量产，比如HBM3、HBM3E、HBM4等，但由于市场需求大，厂商会通过提高价格来弥补成本。TSMC目前也是在良率只有70%左右的情况下，为了满足英伟达的需求而进行量产，并通过价格调整来平衡利润。只要价格合理，英伟达依然有利可图。TSMC会持续提升良率，但即使目前良率不到80%，也会继续出货，将良品交付英伟达。

Q;台积电在CPO环节的主要职责是哪些？当良率提升到85%~90%时，是否会有订单外溢？

A;台积电主要负责PIC的制造、PIC与EIC的整合，以及将PIC、EIC、ASIC芯片、Switch芯片等集成到substrate上。当良率提升到85%~90%时，台积电不可能全部自己消化订单，必然会有部分订单外溢，因为这属于CoWoS的一种。

Q;目前70%~75%的良率是指哪个环节的良率？

A;这是指先进封装完成后CPO测试的最终良率，也就是on substrate完成后的最终测试良率，不是Wafer的良率。

Q;前端环节，比如PIC部分和整合部分的良率情况如何？

A;前端环节的良率表现不错。PIC的制程采用65纳米工艺，难度并不算特别高。现在的难点在于PIC Wafer的测试，能够提供相关测试设备的厂商并不多。

Q;目前有哪些厂商可以提供PIC Wafer测试设备？

A;目前是爱德万（Advantest）。

Q;台积电良率达90%以上之后，预计哪部分会外包出去？

A;主要会从wafer出来之后，不只是substrate。目前来看，日月光现在也和AMD、博通、NVIDIA有一些专案在进行，但这些专案并非以量产为目标，更多还是处于研发阶段，很多设备还不具备，需要客户提供设备，或者委托第三方做部分封装。目前会做的主要制程包括：在PIC wafer上长bump、铜柱，这部分由日月光负责wafer form，完成铜柱后会进行RDL（Redistribution Layer，布线层），在wafer上做布线。之后会进行EIC，PIC会做晶圆切割，EIC部分先切割后放在PIC wafer上，这就是chip on wafer。完成后会再做C4 bump，在wafer上长球，再与IC载板、substrate对接，这些都能做。但台积电是否会将这么多步骤外包，这是台积电的选择。目前在成熟制程的CoWoS部分，台积电只外包substrate，未来是否只on substrate也未必，什么都有可能。日月光一直在争取，不只是做最后把IC放上substrate再package起来、加散热片，希望前面的bump、RDL等制程也能参与。

Q;台积电一定会自己做的是PIC跟EIC的整合这一部分？

A;是的，这部分台积电一定会自己做。但是否会外包部分流程，以及外包哪些制程，这是台积电可以决定的。以日月光的目标，不会只依赖台积电给CPO订单，也希望直接对接客户。现在已经在做FoCoS Bridge，后续导入PIC部分对公司来说也是挑战，但相关制程和设备已有七到八成成熟。还需要在光学相关的光耦合、wafer testing等方面加强研究和学习。除此之外，大部分设备产线已经ready。目标不仅仅是承接台积电外包CPO某一段的先进封装制程，而是希望实现全制程，除了wafer由台积电负责外，其他wafer form的先进封装到切单颗的先进封装，都希望能参与。

Q;刚刚提到台积电PIC的产能到27年Q1可能到1万片wafer per month，如果看到27年年底甚至28年预计是怎样的规划？

A;没有看到他们的Roadmap，目前台积电只公布到明年（2027年）Q1，产能大约是每月1万片。个人认为这也是一种试错的策略。是否能进一步扩产，关键在于是否有足够的客户需求。只有NVIDIA一家有强烈的量产需求还不能算成功，这样的产能投资风险很大，除非有长期合约保障。如果没有三到五年的合约，不会认为这是成功。除了NVIDIA，还需要像博通、Google等在CPO领域有强烈导入和量产目标，台积电才有动力将产能从1万片提升到2万、2.5万、3万片。目前来看，明年Q1每月1万片是合理的规划。

Q;博通CPO的需求如何？

A;博通目前将CPO的量产计划推迟了。原本看起来很乐观，但近期他们宣布未来两年内CPO相关solution不会量产，顶多做小量试产，不会全面导入，也不会在两年内取代现有铜导线等solution。CPO光模块暂时不会取代传统光模块。

Q;良率问题难解决吗？以台积电的执行效率和NVIDIA现在的积极推进的态度来讲，有没有可能很快就能够把良率问题解决了？

A;个人认为良率问题不容易解决。最大的问题在于光耦合。以德国ficonTEC为例，他们是很早进入光耦合设备领域的厂商，台积电近期也大量采购他们的设备，主要用于光耦合技术。设备可以帮助整合光通讯在同一基板上，并测量光强度、定位最佳耦合点。台积电希望通过这些设备提升良率，但实际效果还需观察。设备订单今年（2026年）Q1才下，设备交期约5到6个月，再加上生产准备，预计今年6到7月才会投入生产。实际良率能提升到什么程度还不确定。目前来看，真正有信心的客户很少，NVIDIA是不得不推进，已经公开宣布要切入，没有回头路。但其他公司还没有大动作宣布。个人认为未来一年甚至两年内，CPO还难以形成规模，无法全面取代现有NPO或传统模组插件式方案，整个生态链还不成熟。

Q;环旭电子的情况如何？

A;有大致了解。其实环旭电子的宣示意义大于实际业务进展。今年（2026年）1月中旬收购了成都光创联70%的股份，主要是希望减少苹果手机模组业务的比重，因为这块毛利很低，对集团利润影响很大。台积电和日月光在先进封装测试领域有深度策略联盟，未来几年合作会更紧密。环旭的布局也是集团层面的决定，希望借助与台积电的联盟，把环旭的EMS业务带入未来CPO光模组供应链。现在还处于初级阶段，无论是NVIDIA、Broadcom还是Marvell等厂商，目前都还在观望。环旭很想进入这个领域，但确实还在初级阶段。

Q;CPO光模组这部分具体是做哪些部分？

A;主要是前端的光引擎，封装完成后，光引擎会由环旭的EMS业务将其集成到PCB主板上，再与Fiber、FAU及外部光纤连接。可以理解为一个光模块（Optic Module，OM），环旭就是做这个。

Q;现在这部分是哪些厂商在做？

A;鸿海也有涉猎，还有波若威、上诠等厂商。波若威主要做外界FAU部分。上诠也有做，主要是把光引擎做好后，与FAU和无源部分连接。台湾还有联钧等公司，这些都是光通讯元件厂商。鸿海也是竞争对手，在EMS领域本来就很强。